AMDがISSCC 2023でスタッキングコンピューティングとDRAMについて講演

ISSC 2023 で、AMD の CEO であるリサ・スー博士は、コンポーネントのスタッキングと、将来 Zettascale コンピューティングを実現するために高度なパッケージングが必要な理由について説明しました。 議論の一部は記憶に集中しました。 メモリに関する記事をいくつか公開したばかりなので、これについて STH で簡単に取り上げたいと思いました。

大規模なシステムを構築する際の大きな制限要因の 1 つは、メモリ アクセス能力です。 これには 2 つの形式があり、主に高速インターフェイスによるものと、単純にサーバーにメモリ チャネルを追加するものです。 これは2007年頃から2023年までのAMDのチャートです。

私たちは最近、過去 10 年間における Intel Xeon および AMD EPYC のコアあたりおよびソケットあたりのメモリ帯域幅の増加について議論し、DDR5 サーバー RDIMM に関する記事を作成し、8 チャネル DDR4 から 12 チャネル DDR5 への飛躍がなぜそれほど大きなものであるかを示しました。パフォーマンスが大幅に向上します。

最大の課題の 1 つは I/O 側にあり、電力効率は向上していますが、チャネル損失がより大きな課題となっています。

このことによる最終的な影響は、DRAM をオフパッケージにすることで、エネルギーの観点からコストがますます高くなるということです。 HBM が CPU と GPU のパッケージに統合されているケースはすでに見てきましたが、他のテクノロジーもあります。 これらには、共同パッケージ化された光学部品や 3D チップ スタッキングの使用が含まれます。

ISSCC 2023 で AMD は、シリコン インターポーザー (今日の GPU が HBM を統合する方法と同様) を使用してメモリをコンピューティングに近づけ、コンピューティング上にメモリをスタックする将来のコンセプトを示しました。 3D スタックを介してデータを移動すると、信号を DDR5 DIMM スロットに駆動するよりも消費電力が大幅に少なくなります。

講演では、次期AMD Instinct MI300について議論されました。 このプレゼンテーションで興味深い点の 1 つは、MI300 の CPU および GPU コアの下にある Infinity Cache および Infinity Fabric ダイの 3D スタッキングでした。

参考までに、現在の Milan-X とまもなく登場する Ryzen 7000X3D シリーズで見られる 3D SRAM スタッキングでは、SRAM が CPU ダイの上に配置されます。 MI300 はこれを変更し、CPU ダイの下にキャッシュを配置します。 冷却は大きな課題であるため、高温のコンピューティング タイルを液体冷却ブロックに近づけることは理にかなっています。

講演中に話題になったもう 1 つの簡単なトピックは、メモリ内での処理でした。 Hot Chips 33 では Samsung HBM2-PIM と Aquabolt-XL について取り上げましたが、AMD は Samsung とメモリ内コンピューティングの研究に取り組んでいると述べました。 ここでのアイデアは、計算を行うためにメモリからデータを移動する必要がないため、さらに劇的です。

それは、メモリのパッケージングの進歩よりもまだ少し遠いようです。

システム内およびラック内でのデータの移動は、業界にとって重要な焦点になりつつあります。 データ移動のエネルギーとパフォーマンスのコストは、システム全体の効率を低下させます。 その結果、業界全体が、DRAM を搭載した典型的な CPU モデルを超えて進化し、新しいアーキテクチャに移行することに取り組んでいます。 この講演は今週初めに行われたので、今週末、考えるべきこととして STH 読者と共有したいと思いました。